Hispana. Acceso en línea al Patrimonio Cultural Digital Español

Está en:  › Dades de registre

Algoritmo de Tomasulo

Identificadores del recurso

https://riunet.upv.es/handle/10251/123384

Procedència

(RiuNet: Repositorio Institucional de la Universitat Politècnica de València)

Fitxa

Títol:: Algoritmo de Tomasulo
Tema:: Arquitectura de computadores; Algoritmo de tomasulo; Simulador ciclo a ciclo; Ejecución de instrucciones fuera de orden; Procesadores superescalares; Predictor de saltos; ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES; 3304 - Tecnología de los ordenadores (microelectrónica)
Descripció:: El objeto de aprendizaje comienza con una breve introducción sobre el manejo del simulador del procesador con ejecución de instrucciones fuera de orden, para luego especificar los objetivos del laboratorio. Los objetivos se alcanzan siguiendo las instrucciones de uso, las cuales instan al alumno a ejecutar el ejemplo de programa propuesto con diversas configuraciones del procesador. Las configuraciones del procesador que se trabajan en este objeto de aprendizaje están relacionadas con la configuración de los recursos del procesador y con la del predictor de saltos. Tras cada ejecución, el alumno puede observar y analizar el impacto en las prestaciones (por ejemplo, tiempo de ejecución). Esto lo puede realizar investigando en las pestañas que se abren en el navegador como consecuencia de cada nueva ejecución. El objeto de aprendizaje tiene un nivel de interactividad muy alto, en el sentido que permite al usuario modificar el programa que se ejecuta para realizar sus propios experimentos y cambiar la configuración de múltiples recursos.; https://labvirtual.webs.upv.es/mips-ooo-objeto2.htm; Petit Martí, SV.; López Rodríguez, PJ.; Sáez Barona, S. (2019). Algoritmo de Tomasulo. https://riunet.upv.es/handle/10251/123384; DER
Idioma:: Spanish; Castilian
Autor/Productor:: Petit Martí, Salvador Vicente; López Rodríguez, Pedro Juan; Sáez Barona, Sergio
Editor:: Universitat Politècnica de València
Otros colaboradores/productores:: Instituto Universitario Mixto de Tecnología de Informática; Departamento de Informática de Sistemas y Computadores; Escuela Técnica Superior de Ingeniería Informática; Grupo de Arquitecturas Paralelas
Drets:: http://rightsstatements.org/vocab/InC/1.0/; info:eu-repo/semantics/openAccess
Data:: 2019-07-09
Tipo de recurso:: Objeto de aprendizaje

oai_dc

Descarregar XML

<?xml version="1.0" encoding="UTF-8" ?>

<oai_dc:dc schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd">
1. <dc:title>Algoritmo de Tomasulo</dc:title>
2. <dc:creator>Petit Martí, Salvador Vicente</dc:creator>
3. <dc:creator>López Rodríguez, Pedro Juan</dc:creator>
4. <dc:creator>Sáez Barona, Sergio</dc:creator>
5. <dc:contributor>Instituto Universitario Mixto de Tecnología de Informática</dc:contributor>
6. <dc:contributor>Departamento de Informática de Sistemas y Computadores</dc:contributor>
7. <dc:contributor>Escuela Técnica Superior de Ingeniería Informática</dc:contributor>
8. <dc:contributor>Grupo de Arquitecturas Paralelas</dc:contributor>
9. <dc:subject>Arquitectura de computadores</dc:subject>
10. <dc:subject>Algoritmo de tomasulo</dc:subject>
11. <dc:subject>Simulador ciclo a ciclo</dc:subject>
12. <dc:subject>Ejecución de instrucciones fuera de orden</dc:subject>
13. <dc:subject>Procesadores superescalares</dc:subject>
14. <dc:subject>Predictor de saltos</dc:subject>
15. <dc:subject>ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES</dc:subject>
16. <dc:subject>3304 - Tecnología de los ordenadores (microelectrónica)</dc:subject>
17. <dc:description>El objeto de aprendizaje comienza con una breve introducción sobre el manejo del simulador del procesador con ejecución de instrucciones fuera de orden, para luego especificar los objetivos del laboratorio. Los objetivos se alcanzan siguiendo las instrucciones de uso, las cuales instan al alumno a ejecutar el ejemplo de programa propuesto con diversas configuraciones del procesador. Las configuraciones del procesador que se trabajan en este objeto de aprendizaje están relacionadas con la configuración de los recursos del procesador y con la del predictor de saltos. Tras cada ejecución, el alumno puede observar y analizar el impacto en las prestaciones (por ejemplo, tiempo de ejecución). Esto lo puede realizar investigando en las pestañas que se abren en el navegador como consecuencia de cada nueva ejecución. El objeto de aprendizaje tiene un nivel de interactividad muy alto, en el sentido que permite al usuario modificar el programa que se ejecuta para realizar sus propios experimentos y cambiar la configuración de múltiples recursos.</dc:description>
18. <dc:description>https://labvirtual.webs.upv.es/mips-ooo-objeto2.htm</dc:description>
19. <dc:description>Petit Martí, SV.; López Rodríguez, PJ.; Sáez Barona, S. (2019). Algoritmo de Tomasulo. https://riunet.upv.es/handle/10251/123384</dc:description>
20. <dc:description>DER</dc:description>
21. <dc:date>2019-07-09</dc:date>
22. <dc:type>Objeto de aprendizaje</dc:type>
23. <dc:identifier>https://riunet.upv.es/handle/10251/123384</dc:identifier>
24. <dc:language>spa</dc:language>
25. <dc:rights>http://rightsstatements.org/vocab/InC/1.0/</dc:rights>
26. <dc:rights>info:eu-repo/semantics/openAccess</dc:rights>
27. <dc:publisher>Universitat Politècnica de València</dc:publisher>
</oai_dc:dc>

edm

Descarregar XML

<?xml version="1.0" encoding="UTF-8" ?>

<rdf:RDF schemaLocation="http://www.w3.org/1999/02/22-rdf-syntax-ns# http://www.europeana.eu/schemas/edm">
1. <edm:ProvidedCHO about="https://riunet.upv.es/handle/10251/123384">
  1. <dc:title>Algoritmo de Tomasulo</dc:title>
  2. <dc:creator>Petit Martí, Salvador Vicente</dc:creator>
  3. <dc:creator>López Rodríguez, Pedro Juan</dc:creator>
  4. <dc:creator>Sáez Barona, Sergio</dc:creator>
  5. <dc:contributor>Instituto Universitario Mixto de Tecnología de Informática</dc:contributor>
  6. <dc:contributor>Departamento de Informática de Sistemas y Computadores</dc:contributor>
  7. <dc:contributor>Escuela Técnica Superior de Ingeniería Informática</dc:contributor>
  8. <dc:contributor>Grupo de Arquitecturas Paralelas</dc:contributor>
  9. <dc:subject>Arquitectura de computadores</dc:subject>
  10. <dc:subject>Algoritmo de tomasulo</dc:subject>
  11. <dc:subject>Simulador ciclo a ciclo</dc:subject>
  12. <dc:subject>Ejecución de instrucciones fuera de orden</dc:subject>
  13. <dc:subject>Procesadores superescalares</dc:subject>
  14. <dc:subject>Predictor de saltos</dc:subject>
  15. <dc:subject>ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES</dc:subject>
  16. <dc:subject>3304 - Tecnología de los ordenadores (microelectrónica)</dc:subject>
  17. <dc:description>El objeto de aprendizaje comienza con una breve introducción sobre el manejo del simulador del procesador con ejecución de instrucciones fuera de orden, para luego especificar los objetivos del laboratorio. Los objetivos se alcanzan siguiendo las instrucciones de uso, las cuales instan al alumno a ejecutar el ejemplo de programa propuesto con diversas configuraciones del procesador. Las configuraciones del procesador que se trabajan en este objeto de aprendizaje están relacionadas con la configuración de los recursos del procesador y con la del predictor de saltos. Tras cada ejecución, el alumno puede observar y analizar el impacto en las prestaciones (por ejemplo, tiempo de ejecución). Esto lo puede realizar investigando en las pestañas que se abren en el navegador como consecuencia de cada nueva ejecución. El objeto de aprendizaje tiene un nivel de interactividad muy alto, en el sentido que permite al usuario modificar el programa que se ejecuta para realizar sus propios experimentos y cambiar la configuración de múltiples recursos.</dc:description>
  18. <dcterms:issued>2019-07-09</dcterms:issued>
  19. <dc:type>Objeto de aprendizaje</dc:type>
  20. <dc:identifier>https://riunet.upv.es/handle/10251/123384</dc:identifier>
  21. <dc:language>spa</dc:language>
  22. <dc:publisher>Universitat Politècnica de València</dc:publisher>
  23. <edm:type>TEXT</edm:type>
  </edm:ProvidedCHO>
2. <ore:Aggregation about="https://riunet.upv.es/handle/10251/123384">
  1. <edm:aggregatedCHO resource="https://riunet.upv.es/handle/10251/123384" />
  2. <edm:dataProvider>Riunet (Universitat Politècnica de València)</edm:dataProvider>
  3. <edm:provider>Hispana</edm:provider>
  4. <edm:rights resource="http://rightsstatements.org/vocab/InC/1.0/" />
  5. <edm:isShownAt resource="https://riunet.upv.es/handle/10251/123384" />
  6. <edm:isShownBy resource="https://labvirtual.webs.upv.es/mips-ooo-objeto2.htm" />
  </ore:Aggregation>
3. <edm:WebResource about="https://labvirtual.webs.upv.es/mips-ooo-objeto2.htm">
  1. <edm:rights resource="http://rightsstatements.org/vocab/InC/1.0/" />
  </edm:WebResource>
</rdf:RDF>

ese

Descarregar XML

<?xml version="1.0" encoding="UTF-8" ?>

<europeana:record schemaLocation="http://www.europeana.eu/schemas/ese/ http://www.europeana.eu/schemas/ese/ESE-V3.4.xsd">
1. <dc:title>Algoritmo de Tomasulo</dc:title>
2. <dc:creator>Petit Martí, Salvador Vicente</dc:creator>
3. <dc:creator>López Rodríguez, Pedro Juan</dc:creator>
4. <dc:creator>Sáez Barona, Sergio</dc:creator>
5. <dc:contributor>Instituto Universitario Mixto de Tecnología de Informática</dc:contributor>
6. <dc:contributor>Departamento de Informática de Sistemas y Computadores</dc:contributor>
7. <dc:contributor>Escuela Técnica Superior de Ingeniería Informática</dc:contributor>
8. <dc:contributor>Grupo de Arquitecturas Paralelas</dc:contributor>
9. <dc:subject>Arquitectura de computadores</dc:subject>
10. <dc:subject>Algoritmo de tomasulo</dc:subject>
11. <dc:subject>Simulador ciclo a ciclo</dc:subject>
12. <dc:subject>Ejecución de instrucciones fuera de orden</dc:subject>
13. <dc:subject>Procesadores superescalares</dc:subject>
14. <dc:subject>Predictor de saltos</dc:subject>
15. <dc:subject>ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES</dc:subject>
16. <dc:subject>3304 - Tecnología de los ordenadores (microelectrónica)</dc:subject>
17. <dc:description>El objeto de aprendizaje comienza con una breve introducción sobre el manejo del simulador del procesador con ejecución de instrucciones fuera de orden, para luego especificar los objetivos del laboratorio. Los objetivos se alcanzan siguiendo las instrucciones de uso, las cuales instan al alumno a ejecutar el ejemplo de programa propuesto con diversas configuraciones del procesador. Las configuraciones del procesador que se trabajan en este objeto de aprendizaje están relacionadas con la configuración de los recursos del procesador y con la del predictor de saltos. Tras cada ejecución, el alumno puede observar y analizar el impacto en las prestaciones (por ejemplo, tiempo de ejecución). Esto lo puede realizar investigando en las pestañas que se abren en el navegador como consecuencia de cada nueva ejecución. El objeto de aprendizaje tiene un nivel de interactividad muy alto, en el sentido que permite al usuario modificar el programa que se ejecuta para realizar sus propios experimentos y cambiar la configuración de múltiples recursos.</dc:description>
18. <dcterms:issued>2019-07-09</dcterms:issued>
19. <dc:type>Objeto de aprendizaje</dc:type>
20. <dc:identifier>https://riunet.upv.es/handle/10251/123384</dc:identifier>
21. <dc:language>spa</dc:language>
22. <dc:rights>http://rightsstatements.org/vocab/InC/1.0/</dc:rights>
23. <dc:rights>info:eu-repo/semantics/openAccess</dc:rights>
24. <dc:publisher>Universitat Politècnica de València</dc:publisher>
25. <europeana:provider>Hispana</europeana:provider>
26. <europeana:type>TEXT</europeana:type>
27. <europeana:rights>http://www.europeana.eu/rights/rr-f/</europeana:rights>
28. <europeana:dataProvider>Universitat Politècnica de València</europeana:dataProvider>
29. <europeana:isShownAt>https://riunet.upv.es/handle/10251/123384</europeana:isShownAt>
</europeana:record>